احیای قانون مور؛ محققان روشی جدید برای توسعه تراشه‌های سه‌بعدی ابداع کردند

با کندشدن روند کوچک‌سازی تراشه‌ها، محققان راهکار جدیدی برای افزایش قدرت پردازشی در فضایی ثابت پیدا کرده‌اند: روی هم چیدن مدارهای سیلیکونی در لایه‌های متعدد. محققان با این فرایند جدید موفق شدند یکی از بزرگ‌ترین موانع بر سر راه تولید تراشه‌های سه‌بعدی را از میان بردارند.

دهه‌هاست صنعت تراشه‌سازی از یک فرمول ساده پیروی می‌کرد: ترانزیستورها را کوچک‌تر کنید و تعداد بیشتری از آن‌ها را روی یک تراشه قرار دهید. این استراتژی باعث افزایش چشمگیر قدرت پردازشی شد که در قانون مور پیش‌بینی شده بود. اما با نزدیک‌شدن ابعاد قطعات به مقیاس اتمی، مهندسان با محدودیت‌های فیزیکی سیلیکون و اثرات مکانیک کوانتومی مواجه شده‌اند. به همین دلیل، بسیاری از پژوهشگران معتقدند پیشرفت بزرگ بعدی نه از طریق کوچک‌سازی بیشتر قطعات، بلکه با گسترش عمودی و ساختن آن‌ها به سمت بالا به دست خواهد آمد.

روش جدید محققان برای توسعه تراشه‌های سه‌بعدی

به گزارش ScienceDaily، پژوهشگران دانشگاه ایلینوی اربانا-شمپین (UIUC) روش جدیدی را برای روی هم چیدن لایه‌های متعدد قطعات الکترونیکی سیلیکونی به صورت مستقیم و بدون واسطه ابداع کردند. این رویکرد می‌تواند ضمن کاهش مصرف انرژی، تراکم پردازشی و عملکرد را به میزان قابل‌توجهی افزایش دهد و پیشرفتی را که بیش از نیم قرن محرک اصلی صنعت نیمه‌رسانا بوده است، تمدید کند.

فرایند ابداعی محققان با استفاده از سیلیکون تک‌کریستالی استاندارد به بازده تولید ۹۸ تا ۱۰۰ درصدی دست یافته است. این نتایج نشان می‌دهد که این تکنیک درنهایت می‌تواند توسط تولیدکنندگان تجاری تراشه مورد استفاده قرار گیرد.

در حدود ۶۰ سال گذشته، توسعه تراشه‌ها برپایه قانون مور پیش رفته است. این اصل پیش‌بینی می‌کند که تراکم ترانزیستورها روی مدارهای مجتمع تقریباً هر دو سال یک‌بار دو برابر می‌شود که به معنای تولید پردازنده‌های سریع‌تر و کارآمدتر است. بااین‌حال، حفظ این روند بسیار دشوار شده است. محققان می‌گویند:

«ما به محدودیتی رسیده‌ایم که توسط فیزیک تحمیل شده است. اگر به اندازه واقعی ترانزیستورها نگاه کنید، آنها دیگر کوچک‌تر نمی‌شوند، به خصوص از نظر فاصله گیت. این به دلیل محدودیت‌هایی است که خواص ذاتی مواد سیلیکونی و قوانین اساسی مکانیک کوانتومی ایجاد می‌کنند. اگر بخواهیم روند افزایش قدرت پردازش در میکروپروسسورهایمان را ادامه دهیم، باید فراتر از صرفاً فشردن قطعات بیشتر روی یک سطح فکر کنیم.»

روی هم چیدن قطعات به صورت عمودی یک جایگزین جذاب ارائه می‌دهد. به جای ادامه روند کوچک‌سازی تک‌تک ترانزیستورها، مهندسان می‌توانند لایه‌های متعددی از مدارها را روی یکدیگر قرار دهند که در تصویر پایین مشاهده می‌کنید:

فناوری‌های تجاری فعلی تراشه‌های سه‌بعدی (مانند حافظه‌های با پهنای باند بالا و تکنولوژی 3D V-Cache شرکت AMD) درحال‌حاضر از روی هم چیدن استفاده می‌کنند، اما معمولاً شامل ساخت قطعات نیمه‌رسانا روی ویفرهای جداگانه و سپس چسباندن آن‌ها به یکدیگر می‌شوند. اگرچه این روش‌ها موفقیت‌آمیز بوده‌اند، اما با محدودیت‌هایی روبه‌رو هستند. تراز کردن لایه‌ها نسبتاً دقیق نیست و اتصالات عمودی معروف به TSV نسبتاً بزرگ و با تراکم پایین هستند.

در مقابل، در روش جدید محققان رویکرد متفاوتی در پیش گرفتند. به‌جای اتصال ویفرهای تکمیل‌شده، هر لایه جدید از قطعات مستقیماً روی لایه قبلی ساخته می‌شود. این امر اجازه می‌دهد تا اتصالات عمودی بسیار متراکم‌تر، فواصل بین لایه‌ها کمتر و دقت تراز در حد نانومتر باشد.

از سویی بزرگ‌ترین مانع بر سر راه ادغام یکپارچه تراشه‌ها، دما بوده است. محققان فرایندی را توسعه داده‌اند که ضمن حفظ مزایای سیلیکون تک‌کریستال، کاملاً در محدوده مجاز حرارتی باقی می‌ماند.

یافته‌های این پژوهش در ژورنال Nature منتشر شده است.